節(jié)能環(huán)保型電源IC設(shè)計(jì).pdf

1、隨著電子技術(shù)的發(fā)展，人們環(huán)保意識(shí)的加強(qiáng)，全球逐漸掀起的以歐盟為首的能源革命，電子產(chǎn)品使用的電源朝著體積小、重量輕、能源轉(zhuǎn)換率高、待機(jī)功耗小、及性價(jià)比高等方向發(fā)展。節(jié)能法規(guī)與環(huán)保趨勢(shì)，共同推動(dòng)電源向更高效發(fā)展：采用多種技術(shù)，顯著提升開(kāi)關(guān)電源轉(zhuǎn)換效率；注重待機(jī)功耗，減少看不見(jiàn)的功率流失；抑制諧波污染，PFC控制電路讓電網(wǎng)更純凈。
　　 本文對(duì)PWM電流控制模式離線式開(kāi)關(guān)電源的電路結(jié)構(gòu)及工作原理進(jìn)行了系統(tǒng)的分析，包括目前常用的AC-D

2、C轉(zhuǎn)換器中的脈沖寬度調(diào)制(Pulse Width Modulation，PWM)、主動(dòng)突發(fā)模式(Active Burst Mode)等理論。由此提出一種通過(guò)降低電路在輕載工作時(shí)開(kāi)關(guān)頻率的方式來(lái)提高效率的離線式開(kāi)關(guān)電源。本電路功率開(kāi)關(guān)管采用低導(dǎo)通電阻650V高壓VDMOS，導(dǎo)通電阻低至5Ω左右，以降低開(kāi)關(guān)損耗，提高電源效率；采用100KHZ固定振蕩頻率，最大占空比為72％；最大峰值電流小于±5％；用戶可自定義軟啟動(dòng)。與同類電路相比，本電路

3、啟動(dòng)部分采用650V高壓耗盡型MOSFET而不是大電阻，恒定電流在1.05mA左右，在電路工作時(shí)關(guān)閉啟動(dòng)，從而降低電路功耗；電路采用的的主動(dòng)突發(fā)模式使電路達(dá)到更低的待機(jī)功耗，待機(jī)功耗小于100mW。
　　 本課題采用1μm BIPOLY工藝和VDMOS工藝，設(shè)計(jì)的電路模塊包括基準(zhǔn)電壓源、振蕩器OSC、控制單元、傳播延時(shí)補(bǔ)償比較器、尖峰消隱、前沿消隱和各種保護(hù)電路等。使用SPECTRE仿真器，對(duì)電路模塊和系統(tǒng)整體進(jìn)行了仿真，性能指