一種用于時鐘倍頻的自偏置鎖相環(huán)的設計.pdf

1、在當今集成電路快速發(fā)展的時代,市場對片上系統(tǒng)即 SOC的需求越來越大,而鎖相環(huán)是片上系統(tǒng)中十分關鍵的模塊,可以利用鎖相環(huán)的倍頻功能,在固定的輸入參考時鐘下產生不同的多頻率時鐘,提供給各個子系統(tǒng),保證 SOC中不同模塊電路間有效的數據傳輸。
　　本文設計了一款用于時鐘倍頻的自偏置鎖相環(huán)芯片。該芯片實現了1-32可變整數倍頻,四相位的時鐘輸出。工作的電源電壓為1.8V,可承受的溫度變化范圍為-40℃到125℃,輸入時鐘頻率的變化范圍為

2、10MHz-500MHz,輸出頻率的變化范圍為180MHz-1GHz,隨機抖動RMS值小于周期的1％,鎖定時間小于20us,功耗小于20mW。
　　本文首先對電荷泵鎖相環(huán)的工作原理以及性能指標進行分析,根據理論基礎進行建模,提取設計中所需參數。將整個芯片的設計劃分為兩大部分,前端的電路原理圖設計和后端的版圖設計。前端的原理圖電路設計主要分為模擬電路的模塊和數字電路的模塊,其中模擬電路包括電荷泵,濾波器和壓控振蕩器;數字電路包括鑒頻

3、鑒相器和分頻器。同時對鎖相環(huán)的相位噪聲和抖動特性進行分析,得出鎖相環(huán)的整體相位噪聲是由各個模塊的噪聲共同決定,并與鎖相環(huán)的傳輸特性有關。設計的鎖相環(huán)在是輸入頻率可變的情況下,通過自適應帶寬技術,使得環(huán)路帶寬可以隨輸入參考時鐘的變化而變化,阻尼因子相對變化不大,能滿足所需穩(wěn)定性和噪聲的要求。設計中濾波器的電阻,由自偏置電路產生,自偏置電路同時還能產生壓控振蕩器所需電流。前端電路設計完成之后,在Cadence軟件中進行整體電路的數?；旌戏抡?/p>