集成電路成品率預(yù)測(cè)技術(shù)與面向成品率的設(shè)計(jì).pdf

1、隨著集成電路納米時(shí)代的到來(lái)，制造工藝復(fù)雜度的爆炸式增長(zhǎng)使得成品率預(yù)測(cè)和面向成品率的設(shè)計(jì)成為研究熱點(diǎn)。成品率與制造成本直接相關(guān)，成品率預(yù)測(cè)技術(shù)使得設(shè)計(jì)者和生產(chǎn)者在生產(chǎn)之前就能夠預(yù)估最終的成品率與成本，從而避免了盲目投產(chǎn)的項(xiàng)目風(fēng)險(xiǎn)。進(jìn)一步地，設(shè)計(jì)者和生產(chǎn)者還能夠在成品率預(yù)測(cè)技術(shù)的指導(dǎo)下，分析成品率丟失的原因，從而優(yōu)化版圖設(shè)計(jì)與工藝流程。論文圍繞集成電路成品率預(yù)測(cè)技術(shù)和面向成品率的設(shè)計(jì)，對(duì)新的工藝流程與設(shè)計(jì)方法對(duì)成品率帶來(lái)的新問(wèn)題以及如何在設(shè)

2、計(jì)時(shí)處理這些問(wèn)題開(kāi)展了研究與實(shí)踐。論文的主要內(nèi)容和創(chuàng)新點(diǎn)如下:
　　1)開(kāi)發(fā)了一款面向成品率的掩模設(shè)計(jì)軟件平臺(tái)。研究了如何在掩模設(shè)計(jì)階段考慮與避免晶圓切割對(duì)成品率影響，完成了面向成品率的掩模設(shè)計(jì)軟件平臺(tái)的研發(fā)工作。軟件平臺(tái)已在國(guó)內(nèi)集成電路制造廠(chǎng)商的生產(chǎn)中投入了使用。
　　2)結(jié)合1），提出了考慮晶圓切割和隨機(jī)缺陷的掩模設(shè)計(jì)方法。此方法額外考慮了芯片因?yàn)殡S機(jī)缺陷引發(fā)的成品率丟失，避免了隨機(jī)缺陷成品率較低的芯片由于晶圓切割導(dǎo)致的

3、進(jìn)一步成品率丟失。與最小化掩模面積的方法和只考慮晶圓切割的方法相比，實(shí)驗(yàn)中此方法在滿(mǎn)足MPW各項(xiàng)目芯片需求產(chǎn)量的前提下分別減少了15.22％和7.14％的晶圓數(shù)量。
　　3)結(jié)合1），提出了支持芯片受約束限制的掩模設(shè)計(jì)方法。通過(guò)對(duì)芯片進(jìn)行層次化分組和在目標(biāo)方程中引入芯片位置的懲罰項(xiàng)，避免了指定芯片之間的切割沖突，減少了由晶圓切割導(dǎo)致的成品率丟失。
　　4)改進(jìn)了線(xiàn)形缺陷的關(guān)鍵面積提取模型。新的平坦化工藝導(dǎo)致了大量的線(xiàn)形缺陷，

4、而線(xiàn)形缺陷的成品率預(yù)測(cè)依賴(lài)于其關(guān)鍵面積提取模型。改進(jìn)模型由于考慮了版圖中短線(xiàn)條的線(xiàn)端效應(yīng)，可適用于一般版圖圖形的關(guān)鍵面積提取。對(duì)于包含大量短線(xiàn)條的示例版圖，改進(jìn)模型下提取的平均關(guān)鍵面積精確度提高了16.90％。此項(xiàng)改進(jìn)能夠?yàn)槊嫦虺善仿试O(shè)計(jì)提供更準(zhǔn)確的反饋。
　　5)提出了記憶體電路的缺陷分析和成品預(yù)測(cè)的方法。記憶體主導(dǎo)了芯片的成品率，為了提高其成品率而加入的冗余單元?jiǎng)t給記憶體的成品預(yù)估帶來(lái)了困難。該方法通過(guò)對(duì)線(xiàn)上缺陷的動(dòng)態(tài)和即時(shí)分